Overview

Os avan�os na tecnologia eletr�nica e os processos de fabrico inovadores conduziram a ind�stria dos semicondutores a uma miniaturiza��o extensiva e a uma integra��o cada vez maior da conce��o das pastilhas. Uma consequ�ncia desta evolu��o sustentada tem sido o aumento do custo relativo do acesso a componentes fora do circuito integrado, sendo a mem�ria externa um dos principais factores. Nos sistemas e aplica��es incorporados, em que o consumo de energia e o custo s�o factores extremamente cruciais, a utiliza��o de mem�rias de rascunho (SPM) no circuito integrado provou ser uma boa alternativa �s caches. As SPMs s�o mais eficientes do que as caches on-chip numa grande variedade de aspectos, incluindo o consumo de energia, a dissipa��o de energia, o desempenho em termos de velocidade, a �rea e a previsibilidade temporal. No entanto, ao mesmo tempo, implicam uma gest�o expl�cita a n�vel do software. Especificamente, o desempenho do sistema depende do esquema de sobreposi��o para mapear c�digo e dados nos SPMs de tamanho limitado. Verificou-se que, para aplica��es com grandes tamanhos de c�digo, o custo da sobreposi��o torna-se significativo. Este trabalho tem como objetivo avaliar e implementar a pr�-busca como uma t�cnica de melhoria de desempenho para SPMs.

Full Product Details

9786207390038

Table of Contents

Reviews

Author Information

Tab Content 6

Customer Reviews

Recent Reviews

Countries Available