Overview

Książka ta przedstawia projekt i architekturę dynamicznie skalowalnego dwurdzeniowego procesora rurociągowego. Metodologia projektu polega na polączeniu dwóch procesorów, w którym dwa niezależne rdzenie mogą dynamicznie przeksztalcac się w większą jednostkę przetwarzającą lub mogą byc wykorzystywane jako odrębne elementy przetwarzające w celu osiągnięcia wysokiej wydajności sekwencyjnej i wysokiej wydajności równoleglej. Procesor oferuje dwa tryby dzialania. Tryb 1 to tryb wielozadaniowy do wykonywania strumieni instrukcji o mniejszej szerokości danych, tzn. każdy rdzeń może wykonywac operacje 16-bitowe indywidualnie. Wydajnośc w tym trybie jest lepsza dzięki równoleglemu wykonywaniu instrukcji w obu rdzeniach, ale kosztem powierzchni. W trybie 2 oba rdzenie przetwarzające są polączone i dzialają jak jedna jednostka przetwarzająca o dużej szerokości danych, tzn. mogą wykonywac operacje 32-bitowe. Aby zrealizowac ten tryb, konieczna jest dodatkowa komunikacja między rdzeniami. Tryb ten może się dynamicznie zmieniac, dzięki czemu procesor ten może zapewnic wielofunkcyjnośc przy użyciu jednej konstrukcji. Projektowanie i weryfikacja procesora zostaly pomyślnie przeprowadzone przy użyciu języka Verilog na platformie Xilinx 14.1. Procesor zostal zweryfikowany zarówno w symulacji, jak i syntezie przy pomocy programów testowych.

Full Product Details

9786209235818

Table of Contents

Reviews

Author Information

Tab Content 6

Countries Available