|
|
|||
|
||||
OverviewGli addizionatori in virgola mobile sono difficili da implementare su dispositivi riconfigurabili a causa della complessit� del loro algoritmo. Il lavoro proposto descrive l'implementazione di un sommatore in virgola mobile con elaborazione sequenziale e concorrente su hardware riconfigurabile. L'implementazione di un sommatore a virgola mobile con elaborazione sequenziale utilizza una minore area del chip, ma con un aumento significativo del ritardo combinazionale e del periodo di clock rispetto all'elaborazione concorrente. L'implementazione dell'addizionatore in virgola mobile con l'elaborazione concorrente su Virtex 4 consuma il 7% dell'area del chip con un ritardo combinazionale di 24,201nsec senza offset e 27,891nsec con offset, mentre l'implementazione dell'addizionatore in virgola mobile su Spartan 2E con l'elaborazione concorrente utilizza 401 slice con un ritardo combinazionale di 56,679nsec e consuma 188 slice. 679nsec e consuma 188908 Kbyte di memoria, mentre l'implementazione dello stesso su Spartan 2E con l'elaborazione sequenziale consuma il 52% dell'area del chip con un ritardo combinazionale di 69,987nsec; ci� implica che la velocit� di clock dell'elaborazione concorrente � superiore a quella dell'elaborazione sequenziale, ma anche il consumo di area � maggiore. Full Product DetailsAuthor: Karan Gumber , Sharmelee Thangjaam , Meenu TalwarPublisher: Edizioni Sapienza Imprint: Edizioni Sapienza Dimensions: Width: 15.20cm , Height: 0.40cm , Length: 22.90cm Weight: 0.113kg ISBN: 9786207349173ISBN 10: 6207349172 Pages: 68 Publication Date: 03 April 2024 Audience: General/trade , General Format: Paperback Publisher's Status: Active Availability: In stock We have confirmation that this item is in stock with the supplier. It will be ordered in for you and dispatched immediately. Table of ContentsReviewsAuthor InformationTab Content 6Author Website:Countries AvailableAll regions |