Free Delivery Over $100
|
|
|||
|
||||
OverviewBei immer höherer Integrationsdichte digitaler Schaltkreise gewinnt das Zeitverhalten der Signale eine immer stärkere Bedeutung. Das Buch untersucht systematisch die Zeitabläufe in digitalen, synchron getakteten Schaltwerken. Dazu sind die üblichen graphischen Beschreibungsmittel zu einem hierarchischen Modellierungssystem erweitert. Der Schwerpunkt der Untersuchungen liegt auf der Wechselwirkung zwischen Taktversatz (clock skew) und der erreichbaren Taktfrequenz bei verschiedenen Schaltwerk-Konfigurationen. Das Buch spiegelt die Erfahrung der Autoren aus jahrzehntelanger Praxis beim Entwurf von digitalen Systemen wider und bringt die Fülle kleiner Details und ""Schaltungstricks"", die sonst nur in den Köpfen weniger Schaltungskonstrukteure vorhanden ist, in eine systematische, lehrbare Form. Es existiert kein vergleichbares Werk, in welchem die Grundelemente so streng analysiert und definiert werden und andererseits die daraus gebildeten Systeme (""Schaltwerke"") so umfassend dargestellt wurden, daß sie als Basis für neue Systeme dienen können. Angesprochen sind alle Hochschullehrer und Studenten sowie Informatiker und Ingenieure, die sich mit Schaltungsentwurf elektronischer Systeme und mit Rechnerarchitektur befassen. Full Product DetailsAuthor: Hans-Otto Leilich , Uwe Knaak , H -O LeilichPublisher: Springer-Verlag Berlin and Heidelberg GmbH & Co. KG Imprint: Springer-Verlag Berlin and Heidelberg GmbH & Co. K Dimensions: Width: 17.00cm , Height: 1.80cm , Length: 24.40cm Weight: 0.568kg ISBN: 9783540516804ISBN 10: 3540516808 Pages: 312 Publication Date: 20 June 1990 Audience: Professional and scholarly , Professional & Vocational Format: Paperback Publisher's Status: Active Availability: Out of stock  The supplier is temporarily out of stock of this item. It will be ordered for you on backorder and shipped when it becomes available. Language: German Table of Contents1 Einleitung.- 1.1 Synchrone und asynchrone digitale Systeme.- 1.2 UEberblick und Behandlungsmethodik.- 2 Grundelemente synchroner Systeme.- 2.1 Signaldarstellung.- 2.1.1 Gultigkeitszustande.- 2.1.2 Leitungsbundel.- 2.1.3 Zeitpunkte und Zeitbereiche.- 2.1.4 Takte.- 2.2 Gatter und Netze.- 2.2.1 Statische Transformation.- 2.2.2 Verzoegerungselemente.- 2.2.3 Kaskadierung.- 2.2.3.1 Verzahnung.- 2.2.3.2 Bekanntes Betriebsverhalten.- 2.2.3.3 Statistische Addition.- 2.3 Ruckgekoppelte Elemente.- 2.3.1 Instabile Ruckkopplung.- 2.3.2 Stabile Ruckkopplung.- 2.3.3 Basis-Flipflop.- 2.3.4 Zeitparameter des Basis-Flipflops.- 2.4 Isolierstufen.- 2.4.1 Modelldefinition.- 2.4.2 Funktions- und UEbergangsphasen.- 2.4.3 Betriebsweisen der Isolierstufe.- 2.4.4 Phanomene bei verschiedenen Anstiegs- und Abfallverzogerungen.- 2.5 Rucksetz-Flipflop.- 2.5.1 Funktionsphasen.- 2.5.2 UEbergangsphasen.- 2.6 Betriebsarten in synchronen Systemen.- 2.6.1 Speichern: Kombiniertes Isolieren und Auffangen.- 2.6.2 Synchroner Betrieb.- 2.6.3 Abfolge der Funktionsphasen.- 2.7 Flipflops.- 2.7.1 Taktgesteuertes RS-Flipflop.- 2.7.1.1 Asymmetrische Betrachtungsweise.- 2.7.1.2 Symmetrische Betrachtungsweise.- 2.7.2 D-Flipflop ohne Transparenz.- 2.7.2.1 Betriebsfall mit minimaler Dispersion.- 2.7.2.2 Charakteristische Zeitpunkte beim D-Flipflop.- 2.7.2.3 Flipflop-Element-Parameter.- 2.7.3 Transparentes D-Latch.- 2.7.3.1 Grenzen des Transparenzbereichs.- 2.7.3.2 Flipflop-Parameter.- 2.7.4 Flipflop-Element-Parameter aus Datenbuchangaben.- 2.7.4.1 Flankengetriggertes D-Flipflop.- 2.7.4.2 Pegelgesteuertes D-Flipflop (transparentes D-Latch).- 3 Schaltwerkstrukturen.- 3.1 Prozessnetze.- 3.1.1 Prozessstufen.- 3.1.2 Prozessketten (Pipelines).- 3.1.3 Ruckgekoppelte Prozessketten.- 3.1.4 Einfluss von Transparenz.- 3.1.5 Taktversatz (Skew).- 3.1.6 Stationen und Verbindungen.- 3.1.7 Strukturauswahl und Ergebnisdarstellungen.- 3.2 Einstufige Schaltwerke.- 3.2.1 Einphasige Schaltwerke.- 3.2.1.1 Lokale Prozesse ohne Transparenz.- 3.2.1.2 Verbindungsprozesse ohne Transparenz.- 3.2.1.3 Laufzeitabgleich.- 3.2.1.4 Dynamische Verzoegerung.- 3.2.1.5 Einphasige Schaltwerke mit Transparenz.- 3.2.1.6 Einphasige Systeme mit lokalen Stationen.- 3.2.2 Master-Slave-Schaltwerke.- 3.2.2.1 Master-Slave-Schaltwerke ohne Transparenz.- 3.2.2.2 Zusatz-Register.- 3.2.2.3 Taktung von Master-Slave-Schaltwerken.- 3.2.2.4 Transparente Master-Slave-Stufen.- 3.3 Grundbegriffe doppelstufiger Schaltwerke.- 3.3.1 Lokale doppelstufige Schaltwerke ohne Transparenz.- 3.3.2 Transparenz in lokalen doppelstufigen Schaltwerken.- 3.3.2.1 Verzoegerter Prozessstart.- 3.3.2.2 Flexible Prozesszeitverteilung.- 3.3.2.3 Flexible Taktaufteilung.- 3.3.3 Taktversatz in doppelstufigen Schaltwerken.- 3.3.3.1 Taktrahmen.- 3.3.3.2 Prozessstartlinien und Betriebsweisen.- 3.4 Doppelstufige Schaltwerke mit einfacher Verbindung.- 3.4.1 Nicht-Transparenz.- 3.4.2 Einfach-Transparenz.- 3.4.3 Doppel-Transparenz.- 3.5 Doppelverbindungs-Schaltwerke.- 3.5.1 Nicht-Transparenz.- 3.5.2 Symmetrischer Betrieb bei Einfach-Transparenz.- 3.5.3 Asymmetrischer Betrieb bei Einfach-Transparenz.- 3.5.4 Doppel-Transparenz.- 3.6 Verbindungswerke bei grossem Taktversatz.- 3.6.1 Ketten von Einfachverbindungswerken.- 3.6.2 Ketten von Doppelverbindungswerken.- 3.6.3 Unidirektionaler Kettenring.- 3.6.4 Einfach-Verbindungswerke mit Frequenzteilung.- 3.6.5 Doppel-Verbindungswerke mit Frequenzteilung.- 3.6.6 Asynchrone UEbertragung.- 4 Zusammenfassung.- 4.1 Ziele.- 4.2 Probleme.- 4.3 Wege.- 4.4 Schaltwerkkonfigurationen und Trends.- 4.4.1 Einstufige, einphasige Schaltwerke.- 4.4.2 Master-Slave-Schaltwerke.- 4.4.3 Doppelstufige Schaltwerke mit einfacher Verbindung.- 4.4.4 Doppelstufige Schaltwerke mit Doppelverbindung.- 4.4.4.1 Doppelverbindungswerke mit symmetrischem Betrieb.- 4.4.4.2 Doppelverbindungswerke mit asymmetrischem Betrieb.- 4.4.4.3 Doppelverbindungswerke mit Gleichlaufbetrieb.- 4.4.4.4 Darstellung mit konstanter Zykluszeit.- 4.4.5 Verbindungswerke bei grossem Taktversatz.- 4.4.5.1 Synchrone Kettenwerke.- 4.4.5.2 Verbindungswerke mit Frequenzteilung.- 4.4.5.3 Asynchrone UEbertragung.- 4.5 Beispiel.- 4.5.1 Einphasiges, eintaktiges Schaltwerk (S1).- 4.5.2 Doppelstufiges lokales Schaltwerk (D1C).- 4.5.3 Doppelstufiges Verbindungswerk (D1M).- 4.5.4 Einphasiges, zweitaktiges System (S2).- 4.5.5 Doppelstufiges, zweitaktiges System (D2).- A Erganzende Betrachtungen zu Gattern und Schaltnetzen.- A.l Einflussparameter auf Schaltverzoegerungen.- A.2 Metastabilitat.- A.3 Detailbetrachtungen zur Isolierstufe.- A.3.1 Diskussion der Parameterbereiche fur die Phasenwechsel der Isolierstufe.- A.3.2 Bestimmung der Transparenzbereichsgrenzen.- A.3.3 Trenddiskussion der Stufenverzoegerung.- A.3.4 Dynamischer Speichereffekt.- A.4 Impulsformung mit Gattern und Verzoegerungselementen.- B Erganzende Betrachtungen zu Flipflops.- B.l Sekundar-Signal-Verschiebung beim getakteten RS-Flipflop.- B.l.l Setzvorgang bei ruckgesetztem Flipflop.- B.1.2 Setzvorgang bei gesetztem Flipflop.- B.1.3 Rucksetzvorgang bei gesetztem Flipflop.- B.l.4 Rucksetzvorgang bei ruckgesetztem Flipflop.- B.2 Spezielle Betriebsweisen beim D-Flipflop.- B.2.1 D-Flipflop mit s-UEbergang.- B.2.2 RTZ-D-Flipflop.- B.3 Gegenuberstellung verschiedener Flipflop-Typen.- B.4 Beispiele zur Bestimmung der Flipflop-Parameter aus Datenbuchangaben.- B.4.1 Zeitparameter fur flankengetriggerte Flipflops.- B.4.2 Zeitparameter fur transparente Latches.- C Statistische Betrachtung der Verzogerungen.- C.l Die Normalverteilung.- C.2 Statistische Addition von Gatterverzoegerungen.- C.2.1 Elemente mit gleichem statistischem Verhalten.- C.3 Statistische Beschreibung von Prozesszeiten.- C.3.1 Nicht-transparente Schaltwerke.- C.3.2 Transparente Kopplung statistischer Prozesse.- C.3.2.1 Allgemeiner Ansatz.- C.3.2.2 Abschatzung am Beispiel des einstufigen Schaltwerks.- L.1 Bucher und Nachschlagwerke.- L.2 Flipflops.- L.3 Taktung von Schaltwerken.- L.4 Simulation und Timing-Analyse.- L.5 Busse und Verbindungen.- L.6 Metastabilitat.- L.7 Synchronisation und Asynchrone Systeme.- L.8 Statistisches Zeitverhalten.ReviewsAuthor InformationTab Content 6Author Website:Countries AvailableAll regions |
||||
